2016年05月10日

教育分野

ロジックICで構成した周波数カウンタの製作 【設計編 その1】

◎基準時間発生回路

★10MHzを分周する

図9に基準時間発生回路のブロック図を示します。
10MHzを必要な周波数に分周(ぶんしゅう)します。
分周とは周波数を1/nにすることで、nの値が10であれば1/10分周です。
例えば10MHzを1/10分周すれば1MHzになり、最終的に必要なゲート時間(1s、1ms)の元となる1Hzおよび500Hzを作り出します。

160510-02-01

★10MHz発振回路

図10に10MHz発振回路を示します。
74HCU04を用いた標準的な水晶発振回路です。
最終的にトリマーコンデンサ TC1にて正確な10MHzに調整します。

具体的にはファンクションジェネレータなどの発振器を利用し、周波数カウンタの表示が発振器と同じになるように調整します。
クリスタルは九州電通のものを用いました。
他のクリスタルではTC1、C1、C2の値を変更する必要があるかもしれません。
74HCU04はNOTが6個入りですが、発振回路で用いる場合、余ったゲートは他の回路に用いないで、入力空きピン処理を行います。

160510-02-02

★74HC390

今回は分周器として図11の74HC390を用いています。
2進カウンタと5進カウンタで構成されていて、CKA、CKBがクロック入力、QA~QDが出力です。
2進カウンタと5進カウンタの組み合わせ(接続)で10進カウンタまたはデバイダ(分周器)になります。

160510-02-03

図12に接続の違いを示します。
a ) はクロック入力を2進カウンタのCKAに入力し、そのQA出力を5進カウンタのCKBに入力します。
これをカウンタ接続と言い、10進のアップカウンタになります。

B ) はクロック入力を5進カウンタのCKBに入力し、QD出力を2進カウンタのCKAに入力します。
これをデバイダ接続と言い、QAにはクロック入力(信号)を1/10に分周したものが現れます。

160510-02-04

★1/10分周

デバイダ接続の動作が直観的に分かりにくいと思いますので、図13の5進カウンタ タイミング図から説明します。
カウント動作はCKBに入力されたクロックの立下りで動作し、5進ですから、0、1、2、3、4 とカウントアップし、4の次は0(ゼロ)に戻ります。

160510-02-05

デバイダ接続は5進カウンタのQD出力を2進カウンタのCKAに接続しますので、この場合のタイミング図を図14に示します。
QAはCKAの立下りで変化し、2進ですから、CKA(QD)の立下りごとにH/Lが反転して 0、1の繰り返し動作です。

ここで、CKBとQAの波形を比較すると、QAの1サイクルの中で、CKBは10サイクルあります。
つまり、CKBを1/10分周したものがQAです。

74HC390はこれが2回路入っています。
したがって、1パッケージで1/100分周できます。
図9のブロック図では10MHzを必要な1Hzに分周するために74HC390を4個用いています。
例えば1MHzを元にして分周した場合、74HC390は3個で済みます。

160510-02-06

図15に74HC390の1パッケージでの接続を示します。
2回路あるので各端子信号名に番号を付けています。
1CLR、2CLRはリセット端子です。
Hにするとリセット(出力がすべて0)します。
リセットする必要がありませんので、GNDへ接続しておきます。
Vcc/GND間には104(0.1μF)のパスコンを必ず接続しておきます。
最後の1Hz部では片方のカウンタが余るので、CKA、CKB、CLRは電源かGNDへ接続して空きピン処理します。

160510-02-07

◎1sの基準時間

★Dフリップ・フロップ

分周回路で10MHzから1Hzを作りました。
図14のQAは1Hzですが、Hの時間は0.5sです。
必要なゲート時間はHの時間が1sです。
したがって、Hの時間が1sとなるためにはこれを1/2分周します。

1/2分周する方法はいろいろあります。
今回は制御回路の関係でDフリップ・フロップを用いて1/2分周しています。
1/2分周の説明の前にDフリップ・フロップについて少し解説します。

図16にDフリップ・フロップの記号を示します。
入力はDとCK、出力はQとQバー(図16ではQの上に-が付いているのですが、-がテキストでは表現できないので、Qバーと表現します)の2つです。
QとQバーは常に論理が逆(例えば、QがHの時、QバーはL)になります。

Dフリップ・フロップ(以下、D-FFと表現します)はD入力の状態を記憶する機能です。
D-FFの入出力は図16 a ) が基本ですが、b ) のようにPR(プリセット)およびCLR(クリア)付のICもあります。
今回はPR、CLRは用いていないので、一般形で説明します。

CKのところにある三角形の記号はクロックCKが「L→H」への変化がある時のD入力の状態で出力が決定されることを表しています。

160510-02-08

図17に真理値表を示します。
クロックCKが「L→H」の変化でD入力の値がQに出力され、クロックCKの「H→L」では出力は変化しません。
この時のタイミングチャートを図18に示します。

CKが「L→H」時のD入力の値がQ出力に現れていますが、①、②間のポイントのようにD入力が「H」になってもすぐにQ出力は「H」にならず、②のクロックCKでQ出力は「H」になります。

このようにD入力の状態はクロックCKが変化されるまで遅れて動作し、この遅れ(Delay)動作の特徴からDフリップ・フロップと呼ばれます。

160510-02-09

★Tフリップ・フロップ

D-FFは図18のような動作になりますが、別な機能としても使われ、図19に接続とタイミングチャートを示します。

Qバー出力をD入力に接続します。
D-FFはD入力の状態をQに出力しますので、最初のQバーを「H」とすれば最初のクロックの立ち上がりでQ出力が「H」になり、Qバーは「L」に変化します。

2番目のクロックの立ち上がりでは、D入力はQバーですからこの「L」ではQは「L」へと反転します。
以下同様にクロックが入る(L→Hへの変化)毎にQが反転します。
このようにクロック毎に信号がパタパタ変わるものをTフリップ・フロップと言います。
なお、TはTriggerまたはToggleの略です。

このようにTフリップ・フロップはクロックが入る毎に反転する動作ですが、見方を変えれば、クロックの数が2個で出力が変化し、入力された周波数(クロック)が半分になって出力に現れます。
つまり、これは1/2分周です。

市販のD-FFでは74HC74があります。
PR/CLR付ですが、この機能を用いない場合、図2のようにVcc(5V)に接続します。
分周回路からの1Hzを74HC74のクロックに接続すれば1sの基準時間が作れます。

なお、図9のブロック図では500Hzが必要になり、同様に1kHz出力から74HC74を用いて500Hzを得ます。

160510-02-10

◎ゲート時間1s時の制御

★制御タイミング

図21に制御タイミングを示します。
ゲートがHの期間(1s)にカウントし、Lで表示データをラッチ(保持)して7SEG-LEDを表示します。
さらに次のゲートがHになる前にカウンタをリセットしてカウント準備します。
ゲート時間1msでも同じようなタイミングになるのですが、今回は制御信号の発生方法が1sと1msでは異なります。
ここでは、1s時の制御について解説します。

160510-02-11

★各信号関係を利用する

図22に1Hzを作り出す分周器(74HC390)と1sを作り出す74HC74の各信号関係を示します。
74HC74のQ出力はゲートに入力されますが、ここではこの信号名を74-Qとし、Qバーを74-Qバーとしています。
QC、QD、QAは74HC390の各出力です。

74-QがLの期間にラッチおよびリセットの信号(H)を作りたいので、例えば、QC、QAおよび74-Qバーの3つのANDを取れば、黄色部の期間だけHとなるパルスが発生し、これでラッチ信号が得られます。
同様にQCとQAを反転させたものおよび74-Qバーの3つでANDを取ったものでリセット信号が得られます。

160510-02-12

★制御回路

図23に制御回路を示します。
ラッチはQC、QA、74-Qバーの3つのANDですから、3入力ANDの74HC11に接続します。
リセットはQAバーが必要なので、QA出力をNOTしたものが必要です。

今回は他の部分で使用しているNAND(74HC00)の余りゲートをNOTとして用いています。
NANDは図24の真理値表です。
2つの入力(A、B)を接続すれば黄色部の動作になり、これはNOTの機能です。

160510-02-13

ロジックICで構成した周波数カウンタの製作 【設計編 その2】に続きます。

ページトップへ