2015年10月01日

デバイス

MOSFETによる増幅の基礎

MOS-FET

MOS-FETは近年、スイッチング素子として使われる機会が多いのですが、増幅用としても使われています。

★エンハンスメント特性








MOS-FETはJ-FETと異なり図19のような「エンハンスメント特性」の品種が多いです。

このエンハンスメント特性はゲート・ソース間電圧の値が大きいほどドレイン電流が多くなります。

この特性は図20 c ) のようにトランジスタの「VBE-Ic特性」に似ています。

したがって、図20 a ) のように「VGS-ID特性」の適当なポイントにバイアスを与えれば増幅動作を行うことが出来、図20 b ) に回路例を示します。
R1,R2の組み合わせ(抵抗分割)によりバイアスを与える方法です。



★プッシュプルで用いた例


MOS-FETは比較的大きな電力を扱うことができる品種が多いです。
そこで、電力増幅用としての「プッシュプル増幅」で用いる例を紹介します。

図21に、トランジスタおよびMOS-FETで構成した場合のプッシュプル増幅の原理図を示します。

NPN→Nch、PNP→Pchに置き換えただけです。 なお、MOSFETの場合も「クロスオーバー歪」を減少させる目的で、なんらかのバイアス電圧が必要になり、この原理図を図22に示します。






プッシュプル増幅回路は、

トランジスタの場合は、エミッタフォロワ

MOS FETの場合は、ソースフォロワ ですから、


どちらの回路も電圧利得は1です。

またプッシュプル回路の入力インピーダンスZinは

トランジスタの場合は、 Zin ≒ hfe×RL

MOS-FETの場合は、 Zinは非常に大きい となり、


MOS FETの場合は、信号源(入力)で大きな電力を必要としません。

バイアス回路例を図23に示します。抵抗RA、RB、RCによる電圧分割です。






抵抗RBの両端の電圧降下VBは、

VB = (Vcc×2)×RB / (RA+RB+RC) です。



例えば、

+Vcc=+6V,-Vcc=-6V

RA=RC=3.3KΩ,RB=2KΩ とすれば、

VB=(6×2)×2 / (3.3+2+3.3)≒2.8V となります。

 

RA=RCであり、出力はGND電位ですから、RE1,RE2の電圧降下分を無視すれば各FETのゲート・ソース間電圧は上記VBの半分の電圧がかかり、これによってバイアス電圧を与えています。

これを応用して図25の2SK216-Eの特性でバイアス設計をしてみます。

アイドリング電流を20mAと設定すれば、これに必要なVGSは約0.6Vです。
ただし、FETは特性にバラツキの大きい素子なのでVGS=0.6Vとしてもドレイン電流IDが20mA流れるとは限りません。

そこで、RBを半固定抵抗にしてバラツキを吸収します。

なお、pチャネル側のFETは2SK216-Eのコンプリメンタリの2SJ79を用います。




★応用例


例えば図27のようにオペアンプ増幅回路の負帰還ループの中に
プッシュプルを入れるとスピーカ、ヘッドホン等を十分な電力で鳴らすことが出来ます。




★主なCMOS-FET


表1 主なJ-FET

型番VDSSPDコンプリ
2SK213-E

140V 30W 2SJ76
2SK214-E

160V 30W 2SJ77

2SK216-E

200V 30W 2SJ79
2SK1529Y

180V 120W 2SJ200Y
2SK1530Y

200V 150W 2SJ201Y
2SJ79

200V 30W 22SK216-E
2SJ200Y

180V 120W 2SK1529Y
2SJ201Y

200V 150W 2SK1530Y

ドレイン損失PDはTc=25℃における許容値



J-FETでの増幅

MOS-FETでの増幅

MOS-FETによるスイッチングの基礎

ページトップへ